W. Schiffmann - R. Schmitz
282 Seiten
Mit 106 Abbildungen
Springer-Verlag
1992
ISBN 3-540-54719-3 (Berlin ...)
ISBN 0-387-54719-3 (New York ...)
Zustand: gut bis sehr gut
Handschriftlich Initialen vorne im Buch
Bild
Zurück zur Technikbücher-Seite
(Preis, Versandbedingungen)
Text von der Rückseite des Buches:
Technische Informatik 2 |
Inhaltsverzeichnis
1 Komplexe Schaltwerke
1.1 Aufbau eines Schaltwerks
1.2 Zeitverhalten von Schaltwerken
1.2.1 Dynamische Flipflop-Kenngrößen
1.2.2 Rückkopplungsbedingungen
1.3 Konventioneller Entwurf von Schaltwerken
1.4 Kooperierende Schaltwerke
1.5 Konstruktionsregeln für Operationswerke
1.6 Entwurf eines Steuerwerks
1.7 Beispiel: Y = aX + b
1.7.1 Operationswerk I
1.7.2 Operationswerk II
1.7.3 Operationswerk III
1.8 Simulationsprogramm eines Operationswerks
1.8.1 Aufbau des Operationswerks
1.8.2 Benutzung des Programms
1.8.3 Betriebsarten und Befehle
1.8.4 Beispielprogramme
2 von NEUMANN-Rechner
2.1 Grundkonzept
2.2 Interne und externe Busse
2.3 Prozessorregister
2.3.1 Stackpointer
2.3.2 Unterprogramme
2.3.3 Interrupts
2.4 Rechenwerk
2.4.1 Daten-Register
2.4.2 Adreß-Rechnungen
2.4.3 Datenpfade
2.4.4 Schiebemultiplexer
2.4.5 Arithmetische Operationen
2.4.6 Dual-Addition
2.4.7 Ripple Carry Adder
2.4.8 Carry Look Ahead Adder
2.4.9 Mehrstufige Carry Look Ahead Adder
2.4.10 Zeitanalyse
2.4.11 Logische Operationen
2.4.12 Status-Flags
2.5 Leitwerk
2.5.1 Mikroprogrammierung
2.5.2 Grundstruktur eines Mikroprogramm-Steuerwerks
2.5.3 Mikrobefehlsformat
2.5.4 Adreßerzeugung
2.6 Mikroprogrammierung einer RALU
2.6.1 Aufbau der RALU
2.6.2 Benutzung des Programms
2.6.3 Setzen von Registern
2.6.4 Steuerwort der RALU
2.6.5 Takten der RALU
2.6.6 Statusregister und Sprungbefehle
2.6.7 Kommentare und Verkettung von Befehlen
2.6.8 Beispielprogramme
3 Hardware-Parallelität
3.1 Direkter Speicherzugriff
3.2 Ein-/Ausgabe Prozessoren
3.3 HARVARD-Architektur
3.4 Gleitkomma-Einheiten
3.4.1 Gleitkomma-Darstellung
3.4.2 Beispiel: IEEE-754 Standard
3.4.3 Anschluß von Gleitkomma-Einheiten
3.5 Klassifikation nach Flynn
3.6 Pipeline-Prozessoren
3.6.1 Aufbau einer Pipeline
3.6.2 Time-Space Diagramme
3.6.3 Bewertungsmaße
3.6.4 Pipeline-Arten
3.6.5 Beispiel: Gleitkomma-Addierer
3.7 Array-Prozessoren (Feldrechner)
3.7.1 Verbindungs-Netzwerk
3.7.2 Shuffle-Exchange Netz
3.7.3 Omega-Netzwerk
3.7.4 Beispiel: Matrix-Multiplikation
4 Complex Instruction Set Computer
4.1 Befehlssatz
4.1.1 Effizienz
4.1.2 Orthogonalität
4.1.3 Regularität
4.1.4 Länge des Opcodes
4.1.5 Befehlsarten
4.1.6 Adressierungsarten
4.2 Merkmale von CISC-Prozessoren
4.3 Motorola 68000
4.3.1 Datenformate
4.3.2 Register
4.3.3 Organisation der Daten im Hauptspeicher
4.3.4 Adressierungsarten
4.3.5 Befehlssatz
4.3.6 Exception Processing
4.3.7 Entwicklung zum 68040
5 Reduced Instruction Set Computer
5.1 Architekturmerkmale
5.1.1 Erste RISC-Prozessoren
5.1.2 RISC-Definition
5.1.3 Befehls-Pipelining
5.1.4 Hardware zur optimalen Pipeline-Auslastung
5.1.5 Überlappende Registerfenster
5.2 Optimierende Compiler
5.2.1 Delayed LOAD
5.2.2 Delayed Branch
5.2.3 Optimierung von Datenfluß-Konflikten
5.3 Leistungsbewertung
5.3.1 MIPS- und MFLOPS-Angaben
5.3.2 Benchmark-Programme
5.4 Beispiele für RISC-Architekturen
5.4.1 IBM 801
5.4.2 Berkley RISC II
5.4.3 Stanford MIPS
5.4.4 INMOS Transputer T414/T800
5.4.5 AMD 29000
5.4.6 SUN- 4/200 SPARC
5.4.7 Intel 80860
5.4.8 Motorola 88000
5.5 Motorolas 88000 RISC-Familie
5.5.1 Architektur des 88100
5.5.2 CMMU 88200
6 Kommunikation
6.1 Parallele und serielle Busse
6.2 Busprotokolle
6.3 Verbindungstopologien
6.4 Parallelbusse
6.4.1 Busfunktionen und Businterface
6.4.2 Mechanischer Aufbau
6.4.3 Elektrische Realisierung
6.4.4 Busarbitrierung
6.4.5 Übertragungsprotokolle
6.4.6 Beispiele für standardisierte Parallelbusse
6.5 Serielle Übertragung
6.5.1 Verwürfler und Entwürfler
6.5.2 Betriebsarten
6.5.3 Synchrone Übertragung
6.5.4 Asynchrone Übertragung
6.5.5 Leitungscodes
6.5.6 Basisbandübertragung
6.5.7 Breitbandübertragung
6.5.8 Übertragungssicherung
6.5.9 Zyklische Blocksicherung (CRC)
6.5.10 Ethernet-LAN
6.5.11 Token-Ring
6.5.12 Token-Bus
6.5.13 Kopplung von LANs
6.6 WANs
6.6.1 Vermittlungstechnik
6.6.2 Betrieb von WANs
6-7 OST-Modell
7 Speicher
7.1 Halbleiterspeicher
7.1.1 Register
7.1.2 Speicherorganisation
7.1.3 Schreib/Lese-Speicher
7.1.4 Festwertspeicher
7.1.5 Pufferspeicher
7.1.6 Assoziativspeicher (CAM)
7.2 Magnetomotorische Speicher
7.2.1 Speicherprinzip
7.2.2 Schreiben
7.2.3 Lesen
7.2.4 Speichermedien
7.2.5 Aufzeichnungsverfahren
7.2.6 Peak-Shift-Effekt
7.2.7 Formatierung
7.2.8 Festplatten-Controller
7.3 Speicherverwaltung
7.3.1 Segmentierung
7.3.2 Paging
7.3.3 Adreß-Umsetzung
7.3.4 Memory Manangement Unit
7.3.5 Speicherschutz und Sicherheit
7.3.6 Hauptspeicher-Allocation
7.3.7 Unterstützung virtueller Speicher durch CPU/MMU
7.3.8 Caches
7.4 Datei-Organisation
8 Ein-/Ausgabe und Peripheriegeräte 8.1 Parallele Ein-/Ausgabe
8.2 Serielle Ein-/Ausgabe
8.2.1 Asynchronbetrieb
8.2.2 Synchronbetrieb
8.3 Zeitgeber (Timer)
8.4 Analoge Ein-/Ausgabe
8.4.1 Digital-/Analog Umsetzer
8.4.2 Analog-/Digital Umsetzer
8.5 Funktionsprinzipien ausgewählter Peripheriegeräte
8.5.1 Mäuse
8.5.2 Video-Monitore
8.5.3 Drucker
A Bezugsadresse für Simulationsprogramme
B Kurzreferenz Programm OPW
C Kurzreferenz Programm RALU
D Abkürzungen
Literaturverzeichnis
Sachverzeichnis
----------------------------------------
Zurück zur Technikbücher-Seite
(Preis, Versandbedingungen)